Testowy układ został wyprodukowany przez nakładanie i łączenie siatki ARM (ARM Interconnect) warstwowo. Ułatwia to skalowanie chipów do coraz większej liczby rdzeni oraz bardziej bezpośrednie przenoszenie danych z jednego rdzenia na drugi. To z kolei prowadzi daje mniejsze opóźnienia i wyższe prędkości przesyłania danych, co jest szczególnie ważne w centrach danych, obliczeniach brzegowych i niektórych, szczególnie wymagających aplikacjach konsumenckich. To, co ma tu niemałe znaczenie, to także pewna oszczędność miejsca. Wprawdzie budowany w ten sposób układ jest nieco wyższy, ale oszczędzana jest cenna powierzchnia, a wzrost wysokości SoC wynosi i tak ułamki milimetrów.
12 nm na dłuższy czas
Zdaniem Global Foundries nowa technologia upakowania elementów może umożliwić do 1 miliona połączeń 3D na milimetr kwadratowy. Dzięki temu nowe procesory mają być wysoce skalowalne. Jak twierdzi Global Foundries oznacza to także długą żywotność 12-nanometrowych układów 3D. Trudno się zresztą dziwić, że firma podkreśla ten aspekt. W końcu utraciła produkcję procesorów AMD na rzecz TSMC, ponieważ nie była gotowa na wprowadzenie litografii 7 nm, podczas gdy Tajwańczycy sobie z tym poradzili.
ARM dość późno zabrał się za badania nad układami scalonymi 3D. Intel ogłosił w zeszłym roku, że pracuje nad procesorami Lakefield, powstającymi w technologii Foveros 3D. Także AMD ma pewne doświadczenie w integracji elementów warstwowych w swoich układach, chociaż póki co dotyczy to pamięci. Technologia nakładania warstw jest wykorzystywana od lat do budowy pamięci, co widoczne jest szczególnie w modułach NAND wykorzystywanych przez nośniki SSD. Minie z pewnością wiele czasu zanim zobaczymy pierwsze ARM 3D w akcji. Niemniej jednak widać, że ten typ budowy układów będzie szeroko wykorzystywany przez wszystkich producentów. W nośnikach SSD wprowadzenie budowy 3D dla pamięci oznaczało spadki cen. Co przyniesie w SoC? Zobaczymy. | CHIP